# This Page Is Inserted by IFW Operations and is not a part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

## IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

PAT-NO:

JP363073717A

DOCUMENT-IDENTIFIER: JP 63073717 A

TITLE:

PHASE LOCKED OSCILLATOR

**PUBN-DATE:** 

April 4, 1988

**INVENTOR-INFORMATION:** 

**NAME** 

MUTO, HIROSHI

ASSIGNEE-INFORMATION:

**NAME** 

**COUNTRY** 

**NEC CORP** 

N/A

APPL-NO:

JP61216995

APPL-DATE:

September 17, 1986

INT-CL (IPC): H03L007/14

US-CL-CURRENT: 331/25

#### ABSTRACT:

PURPOSE: To hold an output frequency to a value before a fault takes place even if a reference input signal is faulty by providing a logic circuit blocking a clock signal to a counter circuit in response to an output signal of a fault detection circuit.

CONSTITUTION: If a fault takes place in the reference input signal given to an input terminal 100, a fault detection circuit 7 detects the fault immediately and produces a logic level 0. As a result, a clock signal from a clock generating circuit 6 is blocked by a logic circuit 8 and not given to a counter circuit 3. Thus, an output signal of the counter circuit 3 keeps the

value before a fault takes place in the reference input signal. Thus, the output voltage of the D/A converter circuit 4 converting the signal into an analog voltage, that is, the control voltage of the voltage-controlled oscillator 5 keeps the value before a fault takes place in the reference input signal, then the output frequency of the voltage controlled oscillator 5 remains unchanged, that is, a value before the fault takes place in the reference input signal.

COPYRIGHT: (C)1988,JPO&Japio

### ⑫ 公 開 特 許 公 報 (A)

昭63-73717

⑤Int.Cl.⁴

識別記号

庁内整理番号

43公開 昭和63年(1988)4月4日

H 03 L 7/14

7530-5J

審査請求 未請求 発明の数 1 (全5頁)

◎発明の名称 位相同期発振器

②特 願 昭61-216995

**郊出** 願 昭61(1986)9月17日

郊発 明 者 武 藤

東京都港区芝5丁目33番1号 日本電気株式会社内

⑪出 願 人 日本電気株式会社

日本電気株式会社 東京都港区芝5丁目33番1号

砂代 理 人 并理士 山川 政樹 外2名

明細 日本

発明の名称
位相阿期発振器

2. 特許請求の範囲

電圧制御発振器と、与えられたクロック信号を 制御信号に応じて加算または波算計数する計数回 路と、この計数回路の出力信号を電圧に変換し前 記聞圧制御発振器に制御電圧を与えるデイジタル ・アナログ変換器と、前記電圧制御発振器の出力 信号と基準入力信号の位相差に応じた電圧を発生 する位相比較回路と、この位相比較回路の出力電 圧と前記電圧制御発振器の制御電圧を比較し前記 計数回路に制御信号を与える電圧比較回路と、ク ロック信号を発生するクロック発生回路と、前記 基準入力信号の障害を検出する障害検出回路と、 との障害検出回路の出力信号を一方の入力とし前 記クロック発生回路からのクロック信号を他方の 入力とし該障害検出回路の出力信号に応じて該ク ロック信号を阻止し前記計数回路にクロック信号 を与える論理回路とを備えてなることを特徴とす

る位相同期発振器。

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は通信装置などに多用される位相同期発 提器に係り、特にその基準入力信号が障害となっ た後も、障害発生以前の周波数を保持し得る位相 同期発振器に関するものである。

〔従来の技術〕

従来の位相同期発振器の一例を第3図に示し説明する。

従来の位相同期発振器は、この第3図に示すよりに、入力端子100に加えられる基準入力信号と 電圧制御発振器5の出力信号の位相産を比較し、この位相差に比例した電圧を上記の電圧制御発振器5に制御電圧として与える位相比較回路1より構成される。

[発明が解決しようとする問題点]

上述した従来の位相同期発振器では、入力端子 100に加えられる基準入力信号に輝害が発生する と、一般に位相比較回路1に加えられる2つの信 号の位相差は不定となる。との結果位相比較回路

そして、従来の位相同期発振器においても上記の問題点を補うため、基準入力信号が障害となった場合に、電圧制御発振器5がその中心周波数を発生し得る機能を付加したものが知られている。

しかしながら、このような機能を有する従来の位相発振器においても一般に電圧制御発振器5の中心周波数と基準入力信号が正常に与えられている場合の出力周波数が異なるため、上記の問題点を本質的に解決し得なかつた。

#### 〔問題点を解決するための手段〕

本発明による位相同期発振器は、電圧制御発振器と、与えられたクロック信号を制御信号に応じて加算または波算計数する計数回路と、この計数回路の出力信号を電圧に変換し上記電圧制御発振器に制御電圧を与えるディジタル・アナログ変換回路と、上記電圧制御発振器の出力信号と基準入

図において、100は基準入力信号が印加される 入力端子、200は出力信号が得られる出力端子で ある。

そして、1は入力端子100からの基準入力信号と電圧制御発振器5の出力信号の位相を比較回答、0位相差に応じた電圧を発生する位相比較回路、2はこの位相比較回路1の出力電圧と上記電圧制御発振器5の制御電圧を比較回路で、この電圧比較回路2は両者の電圧・地較回路で、この論理に応じて2つの論理に応じて2つの論理に応じて2つの論理に応じて2つの論理に応じて2つの論理に対した。ことでは成されている。ことで制御を発生するように構成されている。ことで制御電圧よりに構成されている。ことに制御電圧、位相比較回路1の出力電圧が電圧を発生するように構成されている。ことに制御電圧よりも高い場合には論理レベル・10。を発生するものとする。

3 は与えられたクロック信号を上記の電圧比較 回路 2 より与えられる制御信号に応じて加算また は披箕計数する計数回路で、アップダウンカウン タなどにより構成される。なお、この災施例では、 制御信号として論理レベル\*1\*を与えられている 力信号の位相遊に応じた電圧を発生する位相比較回路と、この位相比較回路の出力電圧と上記電圧制御発銀器の制御電圧を比較し上記計数回路に制御信号を与える電圧比較回路と、クロック信号を発生するクロック発生回路と、上記基準入力力信号を検出する極出である。上記のクロック信号を他方の入力とし、上記クロック発生回路からのクロック信号を他方のクロック信号を随上し上記計数回路にクロック信号を阻止し上記計数回路にクロック信号を阻止し上記計数回路にクロック活

#### 〔作用〕

本発明においては、基準入力信号が障害となった場合においても、その出力周波数を基準入力に 障害が発生する以前の値に保持する。

#### [ 実施例]

以下、図面に基づき本発明の実施例を詳細に説明する。

第1図は本発明による位相同期発振器の一実施 例を示すブロック図である。

場合には加算計数を行い、論理レベル\*0\*を与え られている場合には波算計数を行りものとする。

4 はとの計数回路3の出力信号であるディジタ ル信号をアナログ軍圧に変換し、電圧制御発振器 5 に制御電圧を与えるディジタル・アナログ変換 回路(以下、D/A変換回路と呼称する)、6は計 数回路3に与えるためのクロック信号を発生する クロック発生回路、7は基準入力信号の障害を検 出する障害検出回路で、との障害検出回路では基 準入力信号に障害がない場合は論理レベル\*1\*を 出力し、障害状態では論理レベル\*0\*を出力する ように構成されている。8はとの障害検出回路7 の出力信号を一方の入力とし上記クロック発生回 路6からのクロック信号を他方の入力とし障害検 出回路での出力信号に応じてクロック信号を阻止 し計数回路3にクロック信号を与える論理回路で、 この論理回路8は上述したように、クロック発生 回路 6 からのクロック信号と障害検出回路 7 の出 力信号を2つの入力信号としており、との異施例 では単純なアンド(AND)回路である。との結果、

基準入力信号が正常な場合は、クロック発生回路 6からのクロック信号は上記の計数回路3に与え られるが、基準入力信号が障害状態となると論理 回路8により阻止され、計数回路3にはクロック 信号が与えられない。

つぎにとの第1図に示す実施例の動作を説明する。

まず、基準入力信号が正常な場合の動作について説明する。

入力端子100に与えられる基準入力信号が正常 な場合には、障害検出回路7は論理レベル\*1\*を 発生するので、ロック発生回路6からのクロック 信号は論理回路8を介して計数回路3に与えられ る。

そして、位相比較回路1はとの第1図に示す本 位相同期発振器の入出力倡号の位相差に応じた電 圧を発生している。また、との電圧は常に電圧比 較回路2により電圧制御発振器5の制御電圧と比 校されている。

との電圧比較の結果、位相比較回路1の出力電

号に障害が発生した場合の動作について説明する。

上記の状態になると、障害検出回路 7 はただちに、障害を検出し、論理レベル \*0 \*を発生する。この結果、クロック発生回路 6 からのクロック信号は論理回路 8 において阻止され、計数回路 3 には与えられない。したがつて、計数回路 3 の出力信号は基準入力信号に障害が発生する以前の値を保持することになる。よつて、この信号をアナログ電圧に変換する D/A 変換回路 4 の出力電圧・すなわち、電圧制御発振器 5 の制御電圧も基準入力信号に障害が発生する以前の値を保持するので、電圧制御発振器 5 の出力周波数は、基準入力信号に障害が発生する以前の値のまま変化しない。

以上の説明のように、本発明の位相同期発振器 は基準入力信号が正常な場合は従来の位相同期発 振器と同等の動作を行ない、基準入力信号に障害 が発生した場合には、障害発生以前の周波数を保 持することができる。

なお、との第1図に示す実施例は、動作の説明 を容易にするため、位相阿期発扱器に積々の特性 正が低圧制御発振器5の制御電圧よりも高い場合には、電圧比較回路2は論理レベル"1"を出力するから計数回路3は加算計数を行なう。との結果、計数回路3の計数結果出力は増加するので、との倡号をアナログ電圧に変換するD/A変換回路4の出力である電圧制御発振器5の制御電圧も上昇する。

また、逆に、位相比較回路1の出力配圧が電圧 制御発振器5の制御電圧よりも低い場合には、上 記と逆に、電圧比較回路2は論理レベル \*0 \*を出 力するから、計数回路3は減算計数を行ない、D/ A変換回路4の出力電圧は下降する。

以上の結果、本発明の位相同期発振器では、位相比較回路1の出力電圧と、電圧制御発振器5の制御電圧は常に等しくなるよう制御されるので、 わずかな量子化調整を除けば、位相比較回路1の 出力電圧が直接電圧制御発振器5の制御電圧として与えられている従来の位相同期発振器と等しい 動作を行なり。

つぎに、入力端子100に与えられる基準入力信

を与えるため付加されるループフイルタを有さない、最も単純な位相同期発振器に対して本発明を 適用した場合を示したが、ループフイルタを有す る位相同期発振器に対しても本発明を適用するこ とができるので、以下、との場合について説明す

第2図は本発明の他の実施例を示すブロック図で、ループフイルタを有する位相同期発振器を示するのである。

この第2図において第1図と同一符号のものは 相当部分を示し、9は位相比較回路1と單圧比較 回路2との間に挿入されたループフイルタである。

そして、位相比較回路1の出力信号はとのループフイルタ9を介して電圧比較回路2に与えられるので、基準入力信号が正常な場合には、前述の第1図に対する説明と同様にして、電圧制御発振器5の制御電圧はとのループフイルタ9の出力電圧と等しく制御される。

したがつて、との第2図に示す位相同期発振器は、従来のループフイルタを有する位相同期発振

器と等しい動作特性を示す。また、基準入力信号 に阵害が発生した場合も、前述の第1図の場合と 同様に、基準入力信号に障害が発生する以前のル ーブフイルタ9の出力配圧が保持されるので、出 力周波数は変化しない。

なお、この第2図に示す実施例からも明らかなように、本発明の位相同期発振器は、従来の位相 同期発振器における電圧制御発振器の制御電圧に 相当する信号と等しくなるよう D/A 変換回路を制 御し、その値をデイジタル信号により保持するため、位相同期発振器を構成する位相比較回路やル ープフィルタの特性およびその有無について何ら 削限を加えない。したがつて、基準入力信号が正 常な場合の諸特性を、従来の位相同期発振器と同 等とすることができる。

#### [ 発明の効果]

以上説明したように、本発明によれば、簡単な 回路構成により、基準入力信号が正常な場合は、 従来の位相同期発振器と同等の特性を有し、基準 入力信号に障害が発生した場合にも障害発生前の 基準入力信号に同期した出力周波数を保持し、基準入力監督時の出力周波数変化を稼めて小さくすることができるので、與用上の効果は極めて大である。


#### 4. 図面の簡単な説明

第1図は本発明による位相同期発振器の一実施例を示すプロック図、第2図は本発明の他の実施例を示すプロック図、第3図は従来の位相同期発 振器の一例を示すプロック図である。


1・・・・位相比較回路、2・・・・位圧比較回路、3・・・・計数回路、4・・・・D/A変換回路、5・・・・電圧制御発振器、6・・・・クロンク発生回路、7・・・・障害検出回路、8・・・・論理回路。

特許出願人 日本電気株式会社 代理人 山川 政 樹(ほか2名)

#### 第一図



第2図



第3図

